차동 증폭기는 (+), 혹은 (-) 입력을 가지는 회로이다. 전형적인 동작에서 반대
위상의 입력은 크게 증폭되지만, 동위상의 출력에서 상쇄된다. 그림 27-1(+) ()입력과 (-)()입력을 가지고, 반대 출력 과 를 가지는 간단한 BJT 차동증폭기 회로이다. 일반적으로 커패시터는 필요가 없고, 입력신호는 DC 바이 어스를 제공하는 양()와 음() 전원과 결합된다. 이 실험에서 값이 두 트랜지스터에 대해 같다고 가정하여 차동전압이득의 크기는
(27.1)
두 입력에서 공통 신호에 대한 이득의 크기는
(27.2)
그림 27-
▪ FET 차동 증폭기
FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음 식으로 계산할 수 있다.
(27.3)
4. 실험순서
1) BJT 차동 증폭기의 DC 바이어스
a. 그림 27-1 회로에서 한 개의 트랜지스터의 DC 바이어스 전압과 전류를 계산하 여라.
(계산치) = 0V
(계산치) = -0.7V
(계산치) = 5.35V
(계산치) = 1.07mA
(계산치) = 48.60
....
2012.08.29
7페이지
