|
|
|
|
|
 |
|
전자공학 실험 - 논리 게이트의 특성 및 연산회로
|
|
|
 |
논리 게이트의 특성 및 연산회로
1. 실험 목적
- 논리게이트는 디지털 회로를 구성하는 기본단위이다. 논리게이트(TTL74LS04)입출력의 전기적 특성을 실험을 통해 알아보고, 논리식을 조합논리회로로 구현하고 실험을 통해 진리표를 얻어본다.
2. 실험 해설
디지털 시스템에서는 이진법을 사용하여 모든 연산을 수행한다. 이진법 연산에는 부울대수가 사용되고, 부울대수의 함수를 논리식이라고 하다. 논리식을 구현하는 기본적인 단위를 논리게이트라고 하는데 기본적인 논리게이트로는 AND, OR, NOT, NOR, NAND, XOR 게이트 등이 있다.
논리게이트에서 이진수를 나타내는 데는 전압준위를 이용한다. 즉, 하나의 전압준위를 이진법의 ‘0’에 대응시키고, 다른 하나의 전압 준위를 ‘1’에 대응시키는 것이다. 높은 전압을 ‘1’로 하는 것을 정논리라고 하고, 낮은전압을 ‘1’로 하는 것을 부논리라고 한다.
논리게이트의 외형은 보통 직사각형으로 양쪽에 핀이 달려있는 DIP(Dual-Inline Package)의 형태로 되어있다. 핀번호는 핀들이 아래로 향하도록 하고 글씨가 쓰여있는 쪽을 위로 보았을 때 [그림 1]과 같은 형태를 이루고 있다.
[그림 1] 핀 번호 부여방법
논리게이트에 사용되는 소자로는 크게 전류구동능력이 높은 TTL의 5400, 7400시리즈와 전력소모가 낮고 잡음여유폭이 높은 CMOS 시리즈로 나눌수 있다. 각각의 TTL 및 CMOS 소자 특성은 [표 1]과 같다.
종류
특성
전파지연
(ns)
게이트당
소비전력(mW)
최대 동작
주파수(MHz)
팬아웃
(LS 부하)
표준
표준
10
10
25
40
LS TTL
저전력 숏키
저전력 숏키
9.5
2
33
20
HC 고속
CMOS
고속 CMOS
8
0.075
55
10
HCT
고속 CMOS
(TTL접속)
고속 CMOS TTL 접속
8
0.045
55
10
AC
고급 CMOS
고속 CMOS
2.0
.... |
|
|
|
 |
|
|
|
|
|
|
|
|
|
|
|
| |
|
|
|
2014.09.26
14페이지
