|
전체
(검색결과 약 13,752개 중 2페이지)
| |
|
|
|
![](https://previews.jisikmall.com/thumb/504000/504731_1_1.jpg) |
![](/images/v1/icon_ppt.gif) |
MIS,유비쿼터스,마케팅,브랜드,브랜드마케팅,기업,서비스마케팅,글로벌,경영,시장,사례,swot,stp,4p ( 45Pages ) |
|
MIS
유비쿼터스
유비쿼터스
유비쿼터스
유비쿼터스
유비쿼터스란
시스템적 관점
Contextual
and
Social user experience
In-Memory
Computing
Internet of
things
Input
Process
유비쿼터스
Output
상황 인지 컴퓨팅
상황 인지 컴퓨팅
1. 상황 인지 컴퓨팅
1. 상황 인지 컴퓨팅
사례 1
센싱 기술
센싱 기술- 걸음이 불편한 노인을 위한 가속 센서
1. 상황 인지 컴퓨팅
사례 2
위치기반:무인자동.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/303000/303307_1_1.jpg) |
|
25. 생산요소시장 (FACTOR MARKETS)
1) Benchmark:
Perfect Competition in Output M.
Perfect Competition in Input M.
Choose x to Max p‧f(x) - w‧x
F.O.C. : p‧(f/x) = w
VMP(Value of Marginal Product)
w
x
2) Monopolist in Output Market
Choose x to Max R(f(x)) - w‧x
F.O.C.: (R/y)‧(f/x) = w
MRP(Marginal Revenue Product)
Note that R(y) = P(y)‧y. So,
R/y = P(y) + .. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/503000/503472_1_1.jpg) |
|
“Except U”
Story Line
4 Houses
Living and Learning Communities
Under Authority of Head of Houses
Goal Setting: to win House Cup
Most Houses members are
Affective Commitment
Organizational commitment
Normative commitment
Continuance commitment
4 Houses
Structure
Task
People
Technology
Organizational Boundary
INPUT
TASKENVIRONMENT
OUTPUT
Slytherin VS Gryffindor
Gryffindor
Ins.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/5002000/5002505_1_1.jpg) |
|
산업용, 비경화고무제품, 제조업, 연도별, 사업체수, 월평균종사자수, 연간급여액, 출하액, 생산액, 부가가치, 유형고정자산 연말잔액, 주요생산비, 그래프, 연간자료, 제조업시장동향, 시장, 동향, 년간, 년간동향, Manufacture of Industrial Un-vulcanized Rubber Produc
1991년부터 2000년까지 연도별 산업용 비경화고무제품 제조업의 사업체수, 월평균종사자수, 연간급여액, 출하액, 생산액, 부가가치.. |
|
![](/images/v1/t_tag.png) |
산업용, 비경화고무제품, 제조업, 연도별, 사업체수, 월평균종사자수, 연간급여액, 출하액, 생산액, 부가가치, 유형고정자산 연말잔액, 주요생산비, 그래프, 연간자료, 제조업시장동향, 시장, 동향, 년간, 년간동향, Manufacture of Industrial Un-vulcanized Rubber Produc |
|
|
|
|
![](https://previews.jisikmall.com/thumb/5011000/5011859_1_1.jpg) |
|
본 컨텐츠는 시장조사, 수요예측 전문업체인 ㈜밸류애드에서 산업용 비경화고무제품 제조업에 대한 시장동향 정보입니다.
작성일자를 반드시 확인하시고, 최근에 작성된 정보를 구매하시기 바랍니다.
본 컨텐츠에서는 [세세분류] 산업용 비경화고무제품 제조업에 대한 간략 개요, 산업동향(2003년부터 2005년까지), 산업 동향 분석 등이 기술되어 있습니다.
통계 중심으로 작성되어 있으며, <밸류.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/5007000/5007676_1_1.jpg) |
|
본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/5007000/5007680_1_1.jpg) |
|
본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/5007000/5007677_1_1.jpg) |
|
본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/5007000/5007671_1_1.jpg) |
|
본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/548000/548316_1_1.jpg) |
|
1. 회로설명
※ 이번 BJT-Amp 설계의 목표는 다음과 같다
1. Gain = 20DB
2. Input impedance 는 1k 이상
3. Output impedance 는 10 이하
※ 입력 전압을 증폭시키기 위한 기본적인 Common emitter는 다음과 같다.
Common emitter
※ Common emitter에 다른 소자들을 추가 시킬 경우 Spec에 많은 차이를 나타내므로 대략적인 Spec을 조사해보자.
※ Dc Bias
좌측의 그림과 같이 Common emitter의 Ba.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/503000/503771_1_1.jpg) |
|
기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U.. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/507000/507096_1_1.jpg) |
|
[통신이론 프로젝트]
통신이론 프로젝트
- DSB-SC, DSB-LC, SSB 에 대한 이해 -
Visual C++ 6.0 version 사용.
Problem 1
#include [stdio.h]
#include [malloc.h]
#include fft.h
#include ranfGauss.c
#define PI 3.1415926535897931 // 파이 값의 지정.
#define fc 12000 // Carrier Signal
#define fs 44100 // Sampling Rate
#define size 262144 // 샘플의 수 (2^18)
void main()
{
FILE *fp .. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/528000/528627_1_1.jpg) |
|
디지털 시스템 설계 및 실험 결과보고서
실험제목
Counter
실험목표
1. JK 플립플롭 제작
2. 4bit Ripple Counter 제작
실험결과
1. JK 플립플롭 제작
코딩module jk(J,K,C,Q,Q_);
input J,K,C;
output Q,Q_;
wire J1,NK,K1,D;
wire NC;
not (NC,C);
dppr dppr0(D,NC,Q,Q_);
and (J1,J,Q_);
not (NK,K);
and(K1,NK,Q);
or (D,J1,K1);
endmodule
시뮬레이션
C가 네이티프 엣지 일 때 J,K에 따라 Q,Q_의 .. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/541000/541806_1_1.jpg) |
|
3원 다단계 합병 알고리즘 구현
담당교수
:
학과
:
학번
:
성명
:
1. 숙제 설명
난수 생성기(random number generator)를 이용하여 정수(0[=정수 [= 10000) 1000개를 생성하고 레코드 하나에 정수 하나를 저장한 파일을 생성하라. 이 화일을 3-원 다단계 합병 기법으로 정렬하는 프로그램을 작성해 보라. 이 프로그램에는 초기 런들을 피보나치 수로 분배하는 알고리즘이 구현되어야 한다. 여기서는 .. |
|
|
|
|
|
![](https://previews.jisikmall.com/thumb/507000/507338_1_1.jpg) |
|
실험. Basic Gates
I. 목적
- 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.
II. 실 험 결 과 분 석
(1) 3-input AND gate ⇒ Truth table
Input
Output
A (Volt)
B (Volt)
C (Volt)
Y (Volt)
000
5.95
00
5.95
00
5.95
0000
5.95
5.95
0
5.95
0
5.95
0
5.95
5.95
00
5.95
5.95.. |
|
|
|
|
|
|
|