|
전체
(검색결과 약 1,843개 중 33페이지)
| |
|
|
|
 |
|
| 본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
 |
|
| REPORT
동기 모듈로-8진 2진 카운터를 설계하시오.
모듈로-8 카운터의 상태 테이블
현재상태
차기상태
X=0
X=1
AABBBCCCDDDEEEFFFGGGHHHA
천이표
현재상태
차기상태
X=0
X=1
F3
F2
F1
F3
F2
F1
F3
F2
F1
0001001001010010010011011011100100100101101101110110110111000
D F/F을 사용한 모듈로-8 카운터
상태변수 F3에 대한 D3의 K-맵 상태변수 F2에 대한 D2의 K-맵
00
01
11
10
00
11
01
11
11
.. |
|
|
|
|
|
 |
|
| 1. 자기소개 [400자] - 차별적인 미래를 체계적으로 준비.
2. 장점 [200자] - 목표를 향한 강한 질주.
3. 단점 [200자] - 우선순위에 따른 효율적인 업무 추진.
4. 입사 후 포부 [500자] - 끊임없이 새로운 가치를 창조하는 핵심인재.
[※ 삼성테크원 지정 질문과 글자 수를 기준으로 작성]
◆ 삼성테크원 광디지털사업 분야 지원자에 맞게끔 컨설팅 진행
◆ 각각의 카피성 소제목을 추가하여 차별성.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
[1-bit flip flop]
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위.. |
|
|
|
|
|
 |
|
| 본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
 |
|
| 미디어아트 이해에 대해
-미디어 아트(디지털 예술)의 개념,
-디지털 예술은 고도로 발달한 컴퓨터 기술을 이용하는 예술로서, 그것은 기술의 이용에 따라 나타나는 새로운 감성의 표현이다.
-미디어아트의 소재인 미디어는 세상을 인식하는 창이다. 미디어 아티스트가 주목하는 미디어아트 테마 중 하나는 미디어에 의한 현실의 왜곡이다.
-가상과 현실의 혼합
증강현실-현실을 기반으로 가상을 덧씌워.. |
|
|
|
|
|
 |
|
| 구매의사결정과정
◆구매의사결정 과정은 5가지의 과정을 가지고 있다.
①문제인식→②정보의 탐색→③대안의 평가→④구매→⑤구매 후 행동
5가지의 소비자의사결정과정을 중심으로 몇 달전에 구입했던 디지털 카메라를 예로 들어서 조사해보았다.
1. 문제인식
문제인식이란, 소비자가 어떤 욕구의 존재를 인식하는 단계이다. 소비자는 외부자극에 의해 구매의 필요성을 느끼게 되는 경우도 있고, 전혀 외부 |
|
|
|
|
|
 |
|
| 본 기업분석은 시장조사, 수요예측 전문기관인 ㈜밸류애드에서 제작된 자료로 <2004 기업분석 견본>이 무료로 제공되고 있으니, 충분히 검토후 구매하시기 바랍니다.[NL][NL]1999년부터 2003년까지 국내 상장기업의 재무제표를 이용한 기업 분석 자료이며, 상위 업종 업체 리스트와 기술 기여도 분석이 포함되어 있습니다.[NL][NL]2003년까지 재무재표를 이용하였으므로, 2004년에 신규 업체나 상장 폐지 업.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응.. |
|
|
|
|
|
 |
|
| 온라인 저널리즘과 글쓰기
목차
서론
정의: 온라인 저널리즘과 글쓰기
분석틀: 매체의 변화 글쓰기의 주체 고려
본론
전통적 ‘좋은 글쓰기’에 대한 관점 차
매스미디어의 취재기반 글쓰기
개인의 자아노출 글쓰기
온라인 저널리즘 글쓰기 비교
매스미디어의 디지털 미디어화
일인 미디어의 적응 방식
결론
온라인 저널리즘과 글쓰기의 정의
서론 1
1. 온라인 저널리즘이란
시사적이며 공적 문제에 대한…
생.. |
|
|
|
|
|
 |
|
| 실험제목 : 테스터 및 디지털 멀티미터 사용법
- 실험 1-A 테스터
1. 전압측정 방법을 간략히 요약하라
-직류일 때
①테스터기의 전환스위치를 DC전압 측정범위에 둔다.
②빨간색 리드선을 “+V.A.Ω 단자에, 검은색 리드를 -COM
단자에 연결한다.
③빨간색 리드선을 회로의 높은 전위 부분에, 검은색 리드선은
낮은 전위 부분에 연결한다.
④DC로 표시된 표시판의 전압을 읽는다.
(디지틀 테스터일때.. |
|
|
|
|
|
 |
 |
캐논 ( 26Pages ) |
|
| IXUS
시장현황 /
현재 문제점
2. 제품분석
3. 광고컨셉
Contents
4. 광고시안
Chapter 1
시장현황
1. 시장현황
4
디지털 카메라 제품군
Compact camera (똑딱이)
Smart phone
2002년
2004년
2009년
DSLR
(Digital single-lens reflex camera)
Hybrid camera
(mirrorless)
Hybrid 디지털 카메라의 급성장
5
콤팩트 디지털 카메라의 가벼움에
일안 렌즈 반사 식 카메라의 특징인 렌즈 교환성과 조작.. |
|
|
|
|
|
 |
|
| 1. 실습내용
[샘플링 이론(Sampling Theorem)]
샘플링 이론이란 표본화정리(標本化定理)라고도 한다. 구체적으로 말하면, 파형의 주파수 대역을 WHz라고 할 때 그 파형을 나타내는 데 있어서 모든 시각에서의 파고값이 반드시 필요한 것은 아니며, 1/2W 간격의 표본값만으로 충분하다는 이론이다.
디지털 신호란 신호의 크기가 연속적인 값을 가지지 않고 0과 1만 가지는 이산적인 신호를 말한다. 이러한 .. |
|
|
|
|
|
 |
|
디지털 민주주의,마케팅,브랜드,브랜드마케팅,기업,서비스마케팅,글로벌,경영,시장,사례,swot,stp,4p ( 23Pages ) |
|
| 디지털 민주주의 : 개선된 공론장
인터넷 공론장
국내사례
해외사례
Contents
용어정리
1
휴대폰과 참여 민주주의
5432
자신이 지지하는 후보나 정책 등을
인터넷을 통해 다른 사람들에게 알리는 일련의 정치적 행위
디지털 민주주의란
공론장의 정의
하버마스
모든 이들이 사회-경제적 문제나 정치적 이슈와 같은 공공의 문제에 관해 두려움 없는 비판과 ‘이성적인’ 토론을 벌이면서 서로의 생.. |
|
|
|
|
|
 |
|
| 기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U.. |
|
|
|
|
|
