|
전체
(검색결과 약 10,337개 중 66페이지)
| |
|
|
|
 |
|
| 원천징수이행상황신고서접수대장입니다.
출력일자:
원천징수이행상황신고서 접수대장
페이지:
(서코드)관서명: ()
(입력일자: .. 부터 .. 까지)
부서명:
일 련번 호
일자
신고자
인수자
담당자
비고
귀속연월
제출연월
접수일자
등록번호
사업장
상호
대표자
성명
서 명 |
|
|
|
|
|
 |
|
| 대학교 리포트 표지로 한글로 작성되었으며, 제목, 소제목, 요약, 제출일, 과제명, 담당교수, 학과, 학번, 제출자 등의 정보를 기입할 수 있고, 심플하면서도 독창적인 페이지 구성으로 제출자의 보고서 내용을 더욱 돋보이게 해 줄 것입니다. 입력 텍스트, 컬러, UI를 사용자 맘대로 변경할 수 있게 제작되어 손쉬운 사용이 가능합니다. 또한, 리포트 내지(속지)까지 함께 구성되어 속지를 별도 작업하지 .. |
|
|
|
|
|
 |
|
| 신호모델 및 해석
1. 실험의 목적
시스템과 입출력 신호와의 이론적 관계를 이해한다.
RC, RL, RLC 와 같은 회로시스템 해석을 위한 다양한 입력 신호의 수학적 행태를
이해하고 Function Generator 사용법을 익혀서 이를 확인한다.
2. 실험 준비물
▶ 멀티미터 1대
▶ 오실로스코르 1대
▶ 함수 발생기(Function Generator) 1대
3. 기초 이론
시스템은 독립변수와 종속변수의 연속, 양자성에 따라 .. |
|
|
|
|
|
 |
|
| 디지털회로실험 예비보고서
( 산술논리연산장치)
♣
과목명
:
♣
담당교수
:
♣
학번
:
♣
전공
:
♣
이름
:
♣조:
■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리
동작을 담당한다. 몇몇 프로세서들에서는 ALU가 연산장치(AU)와 논리장치(LU)의 두
부분으로 나뉘.. |
|
|
|
|
|
 |
|
|
수입승인(신청)서
═══
처리기간
3일
[별지 제3-2호 서식] (용)
① 수입자 무역업등록번호
(상호,주소,성명)
⑥ 송화인
물품공급자인 수출상을 입력하세요.
(서명 또는 )
⑦ 결제조건
현금결제, 환결제, 어음결제 등
② 위탁자 사업자등록번호
(상호,주소,성명)
대금결제방법: 신용장( ),추심어음( ),송금환( )
해당란에 ○표
기타방식( )
.... |
|
|
|
|
|
 |
|
|
기준별사실신고서(2)
═══
1. IMPORTED MATERIALS AND COMPONENTS (INCLUDING THOSE OF
UNDETERMINED ORIGIN)LIST. 수입원자재 사용분에 대한 명세를 입력하세요.
HS
Description
Q ty
Unit price in
CIF US＄
Total amount in
CIF US＄
2. DOMESTIC MATERIALS AND COMPONENTS LIST. 국내원자재사용분에 대한 명세.
HS
Description
Q ty
Unit price in
CIF US＄
.... |
|
|
|
|
|
 |
|
| 부동산 양도신고 타서자료 수보 명세서 작성 서식입니다.
( 월분) 부동산양도신고 타서자료 수보명세서
출력일자:
세무서명:
페이지:
통보서
신고확인서발행번호
주민등록번호
성명
주소
신고일자
입력담당자 |
|
|
|
|
|
 |
|
|
REPORT
제목 : 이곳에 제목을 입력하세요^^
Subject :
Major :
Prof :
Student No. :
Name :
|
|
|
|
|
|
 |
|
| 마이크로콘트롤러 설계 – 3 시스템 관련 회로 스위치 입력 실습 1 |
|
|
|
|
|
 |
|
| 계측 및 신호처리
-반전증폭기(inverting amplifier)-
1. 실험제목
반전증폭기(inverting amplifier)
2. 실험목적
브레드보드에 Op amp 741을 이용한 반전증폭기 회로를 구성해보고 NI ELVIS의 사용법을 숙지한다. 오실로스코프의 입출력 신호가 반전증폭기를 통하여 어떻게 출력되는지를 알아보고 저항을 바꾸어 실험해보고 이론값과 출력값을 비교한다.
3. 실험이론
(1) Op amp
바이폴라 트랜지.. |
|
|
|
|
|
 |
|
| 0. 배경이론
Bool 대수와 De Morgan의 정리
-Bool대수
부울 대수는 0과1의 2개 요소와 +, . 의 두 연산자만을 사용하는 대수로서 공리를 바탕으로 전개되는 대수이다.
카르노맵
카르노 맵은 부울식을 간소화하기 위한 체계적인 방법으로써 도식적인 방법이라 할 수 있다. 대수적 간소화의 효율성은 불대수의 모든 법칙, 규칙, 정리에 대한 이해와 적용하는 능력에 따라 달라질 수 있다. 그러나 카르노 맵은 .. |
|
|
|
|
|
 |
|
| 유아기 기억발달에 대한 레포트 자료입니다.
CONTENT
유아기 기억발달
I. 기억의 과정
1. 부호화 과정 - 정보의 입력
2. 정보의 저장
3. 정보의 인출
II. 기억 내용의 구조
III. 기억의 발달
1. 기억용량의 발달
2. 기억전략의 발달
1) 시연전략
2) 조직화 전략
3) 정교화 전략
3. 지식의 질적/양적 발달
4. 유아기 기억발달의 특징
5. 상위기억의 발달
* 참고문헌
...(이하 생략) |
|
|
|
|
|
 |
|
| 디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=w⊕x⊕y⊕z
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
회로에 대해 간략한 합성결과를 알수있다.
Compilation Report를 통해 설계한 회로에 대한 정보를 볼 수 .. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
[1-bit flip flop]
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위.. |
|
|
|
|
|
 |
|
| 01 다음 프로그램은 5장 제어문의 [종합문제 3번] 문제를 배열을 이용하여 다시 작성한 프로그램이다. 이 프로그램은 키보드로부터 3개의 수를 입력받아 작은 수에서 큰 수로 정렬하여 출력하는 프로그램이다.
위 프로그램을 다음과 같이 큰 수에서 작은 수로 정렬하여 출력하도록 다시 작성하시오.
1. 프로그램 코드
#include [stdio.h]
void main()
{
int num[3], temp;
.... |
|
|
|
|
|
