|
|
|
|
 |
|
| 저는 대학 시절 배터리 냉각시스템 및 구조해석연구를 수행하며, Pack/Module 설계에서 기계적 안정성과 열관리의 중요성을 깊이 이해하게 되었습니다.
LG에너지솔루션에서 저는 전기차 배터리 Pack/Module의 설계를 개선하고, 경량화 및 내구성 강화를 위한 구조 최적화 연구를 수행하며, 배터리의 열 안정성을 극대화하는 역할을 하고 싶습니다.
이 경험을 바탕으로, LG에너지 솔루션에서도 배터리 Pack/M.. |
|
 |
배터리, 설계, pack, 연구, module, 시스템, 최적화, 냉각, 수행, 성능, 셀, 관리, 에너지, 해석, 요소, 싶다, 기계, 구조, 기술, 개선 |
|
|
|
|
 |
|
| QAM (quadrature amplitude modulation)
Contents
QAM 이란
1
이론
2
Simulink를 통한 설계
3
분석 및 결론
4
QAM
QAM은 디지털 신호를 일정량만큼 분류하여 반송파 신호와 위상을 변화시키면서 변조시키는 방법이다.
802.11b무선 이더넷(Wi-Fi) 및 DVB(Digital Video Broadcast)와 같은 최신 프로토콜은 64-QAM 변조를 사용한다. 또한 WiMAX, 802.11n 및 HSDPA/HSUPA(새로운 핸드폰 데이터 표준)
M진 Q.. |
|
|
|
|
|
 |
|
| abap의 프로그램 내용과 DB활용기술 내용
1. DDic 관련 사항.
2. Report Program
3. 화면 구성요소
4. Module-pool Program.
5. Function module
6. Logical database.
7. 이것저것
8. 유용한 프로그램.
. |
|
|
|
|
|
 |
|
| 일반물리실험 보고서
◆ 대학 학부
실험조: 조
담당교수:
담당조교:
일자: 년 월 일
실험실:
실험자:
학 번:
공동실험자:
철사의 영률(Young’s Modules) 측정
1. 실험 목적
추 질량을 변화시키면서 금속선에 가해진 변형력(stress) 변화에 따른 변형(strain) 비인 영률을 구하고, 또한 금속선의 종류도 알아본다.
2. 이 론
철사의 영률 는 단위 면적당 철사에 작용하는 장력(변형력)과 단위 길이당 늘.. |
|
|
|
|
|
 |
|
| 11
삼성 SDS 를 위한 통합보안장비 제안서
Inkra 4000Virtual Services Switch소개
Inkra 4000 Hardware
1년 365일 언제나 가동
이중화 스위치 구조
어떤 것이든 일순간 교체가능
융통성과 가변성을 갖춘 구조
Decoupled I/O and service processing
Automatic parallel processing
Carrier-class
NEBS
14 slots
Hardware Details
Initial Hardware Modules
SMM switch management module redundant 80 Gbp.. |
|
|
|
|
|
 |
|
| 음성 변조
변조 종류와 이론
작동 원리
구현 및 설계방법
-시뮬레이션 결과(Matlab)
-데모(DSP-Kit)
결과 및 고찰
질의 문답
Contents
Modulation
입력신호에 고주파 정현파 신호를 곱하여 고주파 대역으로 shift시켜
음성변조를 만들어 본다.
CT :
DT :
입력되는 MP3파일에 sampling주기로 곱하여 DT신호로 변화하여
DSP-KIT에 입력한다.
프로그램을 통해 cosine신호를 만들어 주파수.. |
|
|
|
|
|
 |
|
| 기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U.. |
|
|
|
|
|
 |
|
| 디지털 시스템 설계 및 실험 결과보고서
실험제목
Counter
실험목표
1. JK 플립플롭 제작
2. 4bit Ripple Counter 제작
실험결과
1. JK 플립플롭 제작
코딩module jk(J,K,C,Q,Q_);
input J,K,C;
output Q,Q_;
wire J1,NK,K1,D;
wire NC;
not (NC,C);
dppr dppr0(D,NC,Q,Q_);
and (J1,J,Q_);
not (NK,K);
and(K1,NK,Q);
or (D,J1,K1);
endmodule
시뮬레이션
C가 네이티프 엣지 일 때 J,K에 따라 Q,Q_의 .. |
|
|
|
|
|
 |
|
| 디지털 시스템 설계 및 실험 결과보고서
실험제목
Latch, Flip-Flop, Shift Register
실험목표
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch
코딩
module (S,R,Q,Q_);
input S,R;
output Q,Q_;
nor (Q,R,Q_);
nor (Q_,S,Q);
endmodule
시뮬레이.. |
|
|
|
|
|
 |
|
| Firewall-1 + VPN Module인 체크포인트에 대한 제안서로 세계 1위의 시장점유율을 갖고 있는 제품입니다.
다음과 같은 순서로 구성되어 있습니다.
- Check Point Solution
- Access Control
- IDS
- VPN
- Management Tools
- OPSEC Solution
- HA/Load Balancing
- Content Security
- Server Security Solution |
|
|
|
|
|
 |
|
| 실험. 멀티플라이어 응용실험 (Orcad 결과)
[Amplitude modulation Demodulation of an AM]
-회로-
-파형-
[Squaring a voltage]
-회로-
-파형-
[Analog divider]
-회로-
-파형-
[Phase-angle detection]
-회로-
-파형-
[square Root]
-회로-
-파형-
[고찰]
.... |
|
|
|
|
|
 |
|
| High Resolution Pulse Width Modulator
1. Overview
2. ePWM
3. HR-PWM
4. ePWM vs HRPWM
.... |
|
|
|
|
|
 |
|
| [요약문]
본 시뮬레이션은 목적은 아레나 10.0을 이용하여 K시의 수출입화물을 취급하는 항만의 적체를 해소하기 위한 신항만 건설에 대해 주어진 가정상황과 제약조건을 이용하여 모듈을 구축하는 것이다. 부여받은 조건인 항만 밖에 선박이 도착하는 간격, 도선사가 선박을 접안 하거나 밖으로 내보내는데 걸리는 시간, 골리앗크레인의 작업 시간을 고려하여 모듈을 작성하였다.
다음으로 Entity는 선.. |
|
|
|
|
|
 |
|
| Frexible link
1. 목적
∘ state feedback controller를 이용하여 Flexible Link 빔 끝의 떨림을 최소화 하면서 빔을 원하는 위치에 위치시킨다.
∘ PID 제어를 통하여 제어하여 본다.
2. 이론
∘ flexible module의 parameter 값
∘ LQR
lqr 문제는 연속형 선형 시스템에서 quadratic 항으로 된 비용함수를 최소화 하는 상태궤환이득을 구한다.
선형 시스템에서, K = lqr(A,B,Q,R) 은 다음의 궤환식 u = -Kx.. |
|
|
|
|
|
 |
|
| 호스트명으로 IP 알아내는 소스 입니다.
[출처: root.boxbox.net]
Edited By waty.thierry
#VBIDEUtils#***
* Programmer Name : Waty Thierry
* Web Site : www.geocities.com/ResearchTriangle/6311/
*E-Mail : waty.thierry@usa.net
* Date : 13/10/98
* Time : 10:24
* Module Name : IP_Module
* Module Filename : IP.bas
***
* Comments :
* Find IP address ginving the hostname
***
He.. |
|
|
|
|
|
|
|
