1. Subject : 가 산 기(Adder)
2. Abstract
가산기 회로와 감산기 회로의 원리를 이해하고, 반가산기를 이용하여 전가산기 구현 및 병렬 가산기를 구성하며, 실험으로 그 동작을 확인한다.
3. Background
1) 가산기
두 2진수의 가산에서는 가장 낮은 자리(LSB)의 두 비트간의 가산 . 즉, 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10에서 보다시피 캐리까지 계산하기 위해서는 2비트의 출력이 필요하다. 한편 높은 자리의 비트의 가산에서는 그 아랫자리에서 올라오는 캐리까지 합해야 하므로 2개의 입력이 필요하다. 앞의 가산기를 반가산기(Half Adder), 후자의 가산기를 전가산기(Full Adder)라 한다.
** 반가산기 **
입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다.
카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다.
따라서 반 가산기는 1개의 exclusive-OR 와 1개의 AND 게이트로서 실현할 수 있다. 그림은 다음장에↓
- 반 가산기 -
** 전가산기 **
상위 비트의 가산에서는 바로 아랫자리에서 올라오는 캐리 까지 합하여 출력해야 하므로 입력은 3개, 출력은 캐리(C)와 합(S)이 필요하다.
(b)의 진리표로부터 각 출력에 대한 카르노도표를 그리면 다음과 같다.
이것을 식으로 나타내면,
따라서 전가산기에 대한 논리회로는 다음과 같다. 이것은 앞에서의 반 가산기회로와 비교해 볼 때 반가산기 2개와 OR 게이트 1개로 구현할 수 있다.
.... |
2011.03.11
27페이지
