Design of OP AMP
설계목표
교과서의 9.1회로를 이용하여, 0.25um process공정, VDD=5V에서 총 전압이득이 1000 v/v 이상이 되는 Miller OP amp를 설계한다.
1. 이론
2-stage CMOS operational amplifier
miller op amp 는 2단 증폭기이다. 첫 번째 stage는 diffrential pair 이고 두 번째 stage는 CS 증폭기이다.
첫 번째 stage에서 diffrential pair에 active load로 이루어진다. 이 회로는 보통 20~60 v/v 의 전압 이득을 갖고 있다. 여기서 diffrential pair는 전류 source Q5에 의해 bias 되고 이것은 Q8, Q5, Q7으로 구성된 current mirror의 두 출력 트랜지스터의 중의 하나이다. current mirror는 Iref에 의해 전류가 공급되는데 Iref는 음의 전원 전압 -Vss에 또는 더 정밀한 음의 전압이 칩내부에 있을 경우에는 이것에 정밀 저항을 연결하여 만든다.
.... |
2013.04.23
4페이지
