verilog 시계[디지털 논리 회로]
리포트 > 공학/기술
verilog 시계[디지털 논리 회로]
한글
2012.03.16
15페이지
1. verilog 시계[디지털 논리 회로].hwp
2. verilog 시계[디지털 논리 회로].pdf
verilog 시계[디지털 논리 회로]
모듈 및 시뮬레이션

1. 기본 시계 제작 (0.1초~1분단위, 스탑워치)
[전체 시간모듈이지만 1분까지만 코딩하였습니다.]
㉮기본 시간 모듈

timescale 100ns/1ns

module timer_go
(c1k,reset,comma_a,sec_b,sec_a,min_b,min_a,hour_b,hour_a,night_a,c1k_b,c1k_c);

input c1k,reset;

output [5:0] comma_a, sec_b, min_b, hour_b;
output [4:0] sec_a, min_a;
output [2:0] hour_a;
output [3:0] night_a;
output c1k_c;
output [17:0] c1k_b;

reg [5:0] comma_a, sec_b, min_b, hour_b;
reg [4:0] sec_a, min_a;
reg [2:0] hour_a;
reg [3:0] night_a;
reg c1k_c;
reg [17:0] c1k_b;

initial
begin
comma_a=0;
sec_a = 0;
sec_b = 0;
min_a = 0;
min_b = 0;
hour_a = 0;
hour_b = 0;
night_a = 4 hA;
c1k_b = -1;
c1k_c = 0;

end

always @ (posedge c1k or posedge reset)

begin

if (c1k_b == 18 d99999)
begin
c1k_b [= 0;
c1k_c [= 1;
end
else
begin
c1k_b [= c1k_b + 1;
c1k_c = 0;
end
end

always @ (posedge c1k_c or posedge reset)
begin
....
[디지털논리회로] 4비트 덧셈뺄셈기 회로 구현 [디지털 시스템 설계] 디지털 시계 최종 보고서
전기전자 - 디지털 시계 제작 디지털논리회로 실습 보고서 - 논리식의 간소화
디지털 논리회로 설계 및 실습 - 논리 프로브 .. 디지털논리회로 실습 보고서 - 코드 변환기
[디지털논리회로] TTL[Transistor Transistor L.. 디지털논리회로 실습 보고서 - 인코더와 디코더
디지털논리회로 실습 보고서 - 멀티플렉서와 디.. [디지털 논리 회로] 디지털 공중전화
디지털논리회로 실습 보고서 - 기본 논리 게이트 [디지털논리회로 실습 보고서] Exclusive-OR 게..
디지털논리회로 실습 보고서 - 가산기와 감산기 [전기전자회로실험] 디지털 논리 관련 설계자료
 
[건축] 국내외 CM 사례조사
cm레포트
딸기잼의 제조과정 및 잼의 원리
[건축공학] 저탄소 방의 냉방..
공조설비설계 열원 계산
공조설비설계 냉수 배관의 마..