전자물리실험보고서 - 전치증폭기 실험
리포트 > 자연과학
전자물리실험보고서 - 전치증폭기 실험
한글
2013.04.15
9페이지
1. 전자물리실험보고서 - 전치증폭기 실험.hwp
2. 전자물리실험보고서 - 전치증폭기 실험.pdf
전자물리실험보고서 - 전치증폭기 실험
전치증폭기

Inverting (반전)
Non-Inverting (비반전)
Differential Amplifier (차동증폭기)
Preamplifier (전치증폭기)

○ Inverting Non-Inverting
반전증폭기(Inverting)와 비반전증폭기(Non-Inverting)가 연산증폭기의 기본회로이다. 비반전증폭기는 입력전압과 출력전압의 위상차이가 영이고, 반전증폭기에서는 입력전압과 출력전압의 위상차이는 역상인 180°이다.

※ 가상 접지 (virtual ground)
이상적인 연산증폭기는 전압이득이 무한대가 된다.
증폭기 입력단자간의 전압은 영(zero)이 되고 이는 단락을 의미한다. 그러나, 이 단락현상을 물리적인 실제적단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수없다. 그래서 양단 전압은 영이 된다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.

1) Inverting

그림 1 반전증폭기

그림 1의 삼각형 모양이 증폭기 기호이고 그안의 무한대기호는 이상적인 연산증폭기임을 의미한다. 가상접지에 의해 증폭기의 입력전압은 0이 되고, 신호저항은 무한대가 되기 때문에 입력단자로 전류가 들어가지 않는다.

우측의 R1이 입력저항이고, 출력전압은 0이 된다.
전압증폭도(신호전압과 출력전압의 비)

이상적인 연산증폭기는 주파수에 상관없이 R1과 R2의 비인 위의 전압증폭도가 적용된다. 위 식에서 저항앞에 -부호를 넣은 것은 Vs와 Vo의 위상차가 180°라는걸 의미한다.(반전)

2) Non-Inverting

그림 2 비반전증폭기

....
전자물리 전치증폭기 전기전자실험보고서 - 차동 증폭기 회로
회로이론 - 차동 증폭기 실험 전자회로 실험 - 공통 베이스 및 공통 컬렉터 ..
실험보고서 - 오디오 증폭기 주파수 응답 및 차.. 전자회로 설계 및 실험 - 연산증폭기 특성
전자회로실험 - 공통이미터 증폭기와 이미터 폴.. 전기전자 기초 실험 - 공통 에미터 트랜지스터 ..
[전자회로실험] NMOS 증폭기 결과 [기초전자실험] OPAMP 반전 증폭기 설계
임상의 공학 실험 - Operational Amplifier[op-.. 전자회로실험 - 차동 증폭기
전자회로실험 - 푸쉬풀 증폭기 전기전자 실험 - 선형 연산 증폭기 회로
 
실험보고서 - MBL을 이용한 마..
[솔루션] 원성필 열역학 2009..
열전대 실험
[생화학실험] 단백질 정량 분..
일반물리학 실험 - 비탈면에서..
[A+ 레포트] 리처드 도킨스의 ..